Method and apparatus for rescheduling multiple micro-operations in a processor using a replay queue and a counter

   
   

Rescheduling multiple micro-operations in a processor using a replay queue. The processor comprises a replay queue to receive a plurality of instructions and an execution unit to execute the plurality of instructions. A scheduler is coupled between the replay queue and the execution unit. The scheduler speculatively schedules instructions for execution and dispatches each instruction to the execution unit. A checker is coupled to the execution unit to determine whether each instruction has executed successfully. The checker is also coupled to the replay queue to communicate to the replay queue each instruction that has not executed successfully.

Rinviando i micro-funzionamenti multipli in un processor che usando una ripetizione faccia la coda. Il processor contiene una coda di ripetizione per ricevere una pluralità di istruzioni e di unità di esecuzione per eseguire la pluralità di istruzioni. Un programmatore è accoppiato fra la coda di ripetizione e l'unità di esecuzione. Il programmatore programma speculativo le istruzioni per l'esecuzione e spedisce ogni istruzione all'unità di esecuzione. Un ispettore è accoppiato all'unità di esecuzione per determinare se ogni istruzione abbia eseguito con successo. L'ispettore inoltre è accoppiato alla coda di ripetizione per comunicare alla coda di ripetizione ogni istruzione che non ha eseguito con successo.

 
Web www.patentalert.com

< High performance communication architecture for circuit designs using probabilistic allocation of resources

< Method and apparatus for position dependent data scheduling

> System and method for timing abstraction of digital logic circuits

> Intelligent power level adjustment for cable modems in presence of noise

~ 00172