Memory controller and method using read and write queues and an ordering queue for dispatching read and write memory requests out of order to reduce memory latency

   
   

In one of the many embodiments disclosed herein, a method for dispatching read and write requests to a memory is disclosed which includes queuing at least one write request in a write queue and queuing an incoming read request in a read queue. The method also includes comparing the read request with at least one write request in the write queue to detect a matching write request, and if there is a matching write request, storing a write queue index of the matching write request as a first entry in an ordering queue. The method further includes dispatching the at least one write request to the memory in response to the first ordering queue entry.

Dans une des nombreuses incorporations révélées ci-dessus, on révèle une méthode pour expédier lue et écrivent des demandes à une mémoire qui inclut aligner au moins un écrit la demande dans une file d'attente et aligner d'inscription une demande lue entrante dans une file d'attente lue. La méthode inclut également comparer la demande lue au moins à une écrivent la demande dans la file d'attente d'inscription de détecter un assortiment pour écrire la demande, et s'il y a un assortiment écrivent la demande, stockant un index de file d'attente d'inscription de l'assortiment écrivent la demande comme première entrée dans une file d'attente de commande. La méthode autre inclut expédier au moins écrivent la demande à la mémoire en réponse à la première entrée de commande de file d'attente.

 
Web www.patentalert.com

< Memory controller with programmable configuration

< Cache having a prioritized replacement technique and method therefor

> Method and apparatus for avoiding locks by speculatively executing critical sections

> Information processing system with memory element performance-dependent memory control

~ 00170