Method of fabricating a ferroelectric stacked memory cell

   
   

The cells of the stacked type each comprise a MOS transistor formed in an active region of a substrate of semiconductor material and a capacitor formed above the active region; each MOS transistor has a first and a second conductive region and a control electrode and each capacitor has a first and a second plate separated by a dielectric region material, for example, ferroelectric one. The first conductive region of each MOS transistor is connected to the first plate of a respective capacitor, the second conductive region of each MOS transistor is connected to a respective bit line, the control electrode of each MOS transistor is connected to a respective word line, the second plate of each capacitor is connected to a respective plate line. The plate lines run perpendicular to the bit line and parallel to the word lines. At least two cells adjacent in a parallel direction to the bit lines share the same dielectric region material and the same plate line. In this way, the manufacturing process is not critical and the size of the cells is minimal.

Le cellule del tipo impilato ciascuno contengono un transistore del MOS formato in una regione attiva di un substrato del materiale a semiconduttore e di un condensatore formato sopra la regione attiva; ogni transistore del MOS ha un primo e una secondo regione conduttiva e un elettrodo di controllo ed ogni condensatore ha una prima e seconda piastra separata da un materiale dielettrico di regione, per esempio, quello ferroelectric. La prima regione conduttiva di ogni transistore del MOS è collegata alla prima piastra di un condensatore rispettivo, la seconda regione conduttiva di ogni transistore del MOS è collegata ad una linea rispettiva della punta, l'elettrodo di controllo di ogni transistore del MOS è collegata ad una linea rispettiva di parola, la seconda piastra di ogni condensatore è collegata ad una linea rispettiva della piastra. Le linee perpendicolare funzionata della piastra alla linea ed al parallelo della punta alla parola si allinea. Almeno due cellule adiacenti in un senso parallelo alla punta allinea la parte lo stesso materiale dielettrico di regione e la stessa linea della piastra. In questo modo, il processo di manufacturing non è critico ed il formato delle cellule è minimo.

 
Web www.patentalert.com

< Dynamic column block selection

< Fabrication method of semiconductor integrated circuit device

> Electrically programmable three-dimensional memory

> Ferroelectric memory device comprising redundancy circuit

~ 00170