A multi-level semiconductor memory device preferably includes a plurality
of wordlines connected to memory cells configured to store multi-level
data. A first circuit supplies a temperature-responsive voltage to a
selected wordline in order to read a state of a selected memory cell. A
second circuit supplies a predetermined voltage to non-selected wordlines.
The first circuit preferably includes a semiconductor element that varies
its resistance in accordance with temperature. Reliable program-verifying
and reading functions are preferably provided despite migration of
threshold voltage distribution profiles due to temperature variations.
Un dispositif à multiniveaux de mémoire à semiconducteurs inclut de préférence une pluralité de wordlines reliés aux cellules de mémoire configurées pour stocker des données à multiniveaux. Un premier circuit fournit une tension température-sensible à un wordline choisi afin d'indiquer un état d'une cellule de mémoire choisie. Un deuxième circuit fournit une tension prédéterminée aux wordlines non-choisis. Le premier circuit inclut de préférence un élément de semi-conducteur qui change sa résistance selon la température. Des fonctions devérification et de lecture fiables sont de préférence fournies en dépit de la migration des profils de distribution de tension de seuil dus aux variations de la température.
