A power management system for digital circuitry uses data buffer monitoring
to determine appropriate processor clock speed or voltage. This allows a
processor to be switched from a low power state to a high power state when
a monitored data buffer level feeding data to a power intensive
application is greater than a second memory buffer level. The processor is
switched from a high power state to a low power state when the monitored
data buffer level is less than a first memory buffer level.
Un sistema de gerencia de la energía para el trazado de circuito digital utiliza el almacenador intermediario de los datos que supervisa para determinar velocidad o voltaje apropiada de reloj del procesador. Esto permite que un procesador sea cambiado de un estado bajo de la energía a un estado de la alta energía cuando los datos de alimentación llanos supervisados del almacenador intermediario de los datos a un uso intensivo de la energía son mayores que un segundo nivel del almacenador intermediario de la memoria. El procesador se cambia de un estado de la alta energía a un estado bajo de la energía cuando el nivel supervisado del almacenador intermediario de los datos es menos que un primer nivel del almacenador intermediario de la memoria.
