MOSFET threshold voltage tuning with metal gate stack control

   
   

A stacked metal gate MOSFET and fabrication method are provided. The method comprises: forming a gate oxide layer overlying a channel region; forming a first metal layer having a first thickness overlying the gate oxide layer; forming a second metal layer having a second thickness overlying the first metal layer; and, establishing a gate work function in response to the combination of the first and second thicknesses. In one example, the first metal layer has a thickness of less than about 1.5 nanometers (nm) the second metal layer has a thickness greater than about 10 nm. Then, establishing a gate work function includes establishing a gate work function substantially in response to the second metal second thickness. Alternately, the first metal thickness is greater than about 20 nm. Then, the gate work function is established substantially in response to the first metal thickness.

Se proporciona un método apilado del MOSFET y de la fabricación de la puerta del metal. El método abarca: formando un óxido de la puerta acode cubrir una región del canal; formando un primer metal acode tener un primer grueso el cubrir de la capa del óxido de la puerta; formando un segundo metal acode tener un segundo grueso el cubrir de la primera capa del metal; y, estableciendo una función del trabajo de la puerta en respuesta a la combinación de los primeros y segundos gruesos. En un ejemplo, la primera capa del metal tiene un grueso de menos que cerca de 1.5 nanómetros (nm) la segunda capa del metal tienen un grueso mayor que cerca de 10 nm. Entonces, establecer una función del trabajo de la puerta incluye establecer una función del trabajo de la puerta substancialmente en respuesta al segundo grueso del metal segundo. Alternativamente, el primer grueso del metal es mayor que cerca de 20 nm. Entonces, la función del trabajo de la puerta se establece substancialmente en respuesta al primer grueso del metal.

 
Web www.patentalert.com

< Continuous good step coverage CVD platinum metal deposition

< Semiconductor device and method for fabricating the same

> High-speed programmable read-only memory (PROM) devices

> Ladder-type gate structure for four-terminal SOI semiconductor device

~ 00164