There is provided a voltage detecting circuit in which a consumed electric
current is small, accuracy is high, and an erroneous operation seldom
occurs. In the voltage detecting circuit constituted by a bias circuit, a
current mirror circuit, a load MIS transistor connected to the current
mirror circuit in which current drive capability is changed by an output
voltage of the bias circuit, and an amplifying inverter circuit, a
potential change at an output node of the current mirror circuit at the
time of detection and release of a power supply voltage is steeply
changed, so that a leak current of the whole circuit can be decreased and
a consumed electric current can be reduced. Besides, plural load P type
MIS transistors of the bias circuit are prepared, so that a detection
voltage and a release voltage can be made to have hysteresis, abnormal
oscillation of a detection output VDETX in the vicinity of the detection
and release voltage can be prevented, and an erroneous operation of a
logic circuit to which the detection output is applied can be prevented.
On fournit une tension détectant le circuit en lequel un courant électrique consommé est petit, exactitude est haut, et une opération incorrecte se produit rarement. Dans la tension détectant le circuit constitué par un circuit polarisé, un circuit courant de miroir, un transistor de la charge mis s'est relié au circuit courant de miroir en lequel des possibilités courantes d'entraînement sont changées par une tension de rendement du circuit polarisé, et un circuit d'amplification d'inverseur, un changement potentiel à un noeud de rendement du circuit courant de miroir à ce moment-là de détection et le dégagement d'une tension d'alimentation d'énergie est en pente rapide changé, ainsi qu'un courant de fuite du circuit entier peut être diminué et un courant électrique consommé peut être réduit. En outre, le type pluriel transistors de la charge P de mis du circuit polarisé sont préparés, de sorte qu'une tension de détection et une tension de dégagement puissent être faites pour avoir l'hystérésis, oscillation anormale d'un résultat VDETX de détection à proximité de la détection et la tension de dégagement peut être empêchée, et un fonctionnement incorrect d'un circuit logique auquel le rendement de détection est appliqué peut être empêché.
