Frequency comparator with hysteresis between locked and unlocked conditions

   
   

A frequency comparator apparatus used with a reference clock, a voltage controlled oscillator circuit and a phase locked loop circuit includes a reference loop circuit wherein the reference loop circuit is activated when the frequency difference between the reference clock and the voltage controlled oscillator circuit is greater than about a first threshold. Also included is a data loop circuit wherein the data loop circuit is activated when the frequency difference between the reference clock and the voltage controlled oscillator circuit is less than about a second threshold.

Un'apparecchiatura del comparatore di frequenza utilizzata con un orologio di riferimento, un circuito dell'oscillatore controllato tensione e un circuito del ciclo bloccato fase include un circuito del ciclo di riferimento in cui il circuito del ciclo di riferimento è attivato quando la differenza di frequenza fra l'orologio di riferimento ed il circuito dell'oscillatore controllato tensione è più grande circa di una prima soglia. Inoltre è incluso un circuito del ciclo di dati in cui il circuito del ciclo di dati è attivato quando la differenza di frequenza fra l'orologio di riferimento ed il circuito dell'oscillatore controllato tensione è di meno che circa una seconda soglia.

 
Web www.patentalert.com

< Linear stimulation of the heart for improved hemodynamic benefit

< Pseudofooter circuit for dynamic CMOS (Complementary metal-oxide-semiconductor) logic

> Image processing apparatus

> Packet switch for providing a minimum cell rate guarantee

~ 00163