An integrated circuit having a BIST control unit for testing a plurality of
memory banks simultaneously is described. The BIST control unit is coupled
to a plurality of comparator units. In one embodiment, a comparator unit
is coupled to a memory bank to facilitate parallel testing.
Un circuit intégré ayant une unité de commande de BIST pour examiner une pluralité de banques de mémoire simultanément est décrit. L'unité de commande de BIST est couplée à une pluralité d'unités de comparateur. Dans une incorporation, une unité de comparateur est couplée à une banque de mémoire pour faciliter l'essai parallèle.
