Methods and apparatus for reading memory device register data

   
   

A methods and apparatus for reading register data from a memory device and outputting the register data to external data terminals of the memory device that outputs a first set of data bits from a memory array to the external terminals responsive to a first addressing signal. A register stores data, and outputs a second set of data bits responsive to a second addressing signal. A coupling circuit receives the second set of data bits, processes the data bits, and outputs a third set of data bits corresponding to the second set of data bits responsive to an enabling signal. A data path circuit that is coupled to the memory array to receive the first set of data bits is coupled to the coupling circuit to receive the third plurality of data bits, and to the external terminals. The data path circuit transmits the data bits received to the external terminals of the memory device.

Методы и приборы для чтения регистрируют данные от приспособления и вывидить наружу памяти данные по регистра к внешним стержням данных приспособления памяти выводит наружу первый комплект битов информации от блока памяти к внешним стержням отзывчивым к первому адресуя сигналу. Регистр хранит данные, и выводит наружу второй комплект битов информации отзывчивых к второму адресуя сигналу. Цепь соединения получает второй комплект битов информации, обрабатывает биты информации, и выводит наружу третий комплект битов информации соответствуя к второму комплекту битов информации отзывчивых к разрешающему сигналу. Цепь информационного канала соединена к блоку памяти для того чтобы получить первый комплект битов информации соединена к цепи соединения для того чтобы получить третью множественность битов информации, и к внешним стержням. Цепь информационного канала передает полученные биты информации к внешним стержням приспособления памяти.

 
Web www.patentalert.com

< Method for identifying and communicating with a plurality of slaves in a master-slave system

< Apparatus and method for reducing test resources in testing Rambus DRAMs

> Circuit and method for decreasing the required refresh rate of DRAM devices

> Interleaved read/write operation in a data switch

~ 00160