Efficient interpolator for high speed timing recovery

   
   

A data processing circuit includes a digital data source having an output carrying a sequence of digital signals. A pre-filter is coupled to the output of the digital data source. The pre-filter has a first output that carries a second sequence of digital signals and a second output that carries a third sequence of digital signals. The second sequence of digital signals is time shifted relative to the third sequence of digital signals. The circuit also includes an interpolation circuit with a first input coupled to the first output of the pre-filter and a second input coupled to the second output of the pre-filter.

Ein datenverarbeitender Stromkreis schließt eine digitale Datenquelle ein, die einen Ausgang hat, eine Reihenfolge der digitalen Signale zu tragen. Ein Vorfilter wird zum Ausgang der digitalen Datenquelle verbunden. Der Vorfilter hat einen ersten Ausgang, der eine zweite Reihenfolge der digitalen Signale und des zweiten Ausganges trägt, der eine dritte Reihenfolge der digitalen Signale trägt. Die zweite Reihenfolge der digitalen Signale ist die Zeit, die im Verhältnis zu der dritten Reihenfolge der digitalen Signale verschoben wird. Der Stromkreis schließt auch einen Interpolationstromkreis mit einem ersten Eingang ein, der zum ersten Ausgang des Vorfilters verbunden werden und einem zweiten Eingang, der zum zweiten Ausgang des Vorfilters verbunden wird.

 
Web www.patentalert.com

< Optical logical circuits based on lasing semiconductor optical amplifiers

< System and process for embedded cable modem in a cable modem termination system to enable diagnostics and monitoring

> DMA scheduling mechanism

> Non-volatile memory device with burst mode reading and corresponding reading method

~ 00160