Method and apparatus for performing technology mapping

   
   

Some embodiments of the invention provide a method for pre-tabulating sub-networks. This method (1) generates a sub-network that performs a function, (2) generates a parameter based on this function, and (3) stores the sub-network in a storage structure based on the generated parameter. In some embodiments, the generated sub-network has several circuit elements. Also, in some embodiments, the generated sub-network performs a set of two or more functions. Some embodiments store each generated sub-network in an encoded manner. Some embodiments provide a method for producing a circuit description of a design. This method (1) selects a candidate sub-network from the design, (2) identifies an output function performed by the sub-network, (3) based on the identified output function, identifies a replacement sub-network from a storage structure that stores replacement sub-networks, and (4) replaces the selected candidate sub-network with the identified replacement sub-network in certain conditions. In some embodiments, this method is performed to map a design to a particular technology library. Some embodiments provide a data storage structure that stores a plurality of sub-networks based on parameters derived from the output functions of the sub-networks.

Einige Verkörperungen der Erfindung stellen eine Methode für das vor-Tabellieren von von Teilnetzen zur Verfügung. Diese Methode (1) erzeugt ein Teilnetz, das eine Funktion durchführt, (2) erzeugt einen Parameter, der auf dieser Funktion basiert, und (3) speichert das Teilnetz in einer Speicherstruktur, die auf dem erzeugten Parameter basiert. In einigen Verkörperungen hat das erzeugte Teilnetz einige Schaltkreiselemente. Auch in einigen Verkörperungen, führt das erzeugte Teilnetz einen Satz von zwei oder mehr Funktionen durch. Einige Verkörperungen speichern jedes erzeugte Teilnetz in einer kodierten Weise. Einige Verkörperungen stellen eine Methode für das Produzieren einer Stromkreisbeschreibung eines Designs zur Verfügung. Diese Methode (1) wählt ein Bewerberteilnetz vom Design, (2) kennzeichnet eine Ausgang Funktion vor, die durch das Teilnetz durchgeführt wird, (3) gegründet auf der gekennzeichneten Ausgang Funktion, kennzeichnet ein Wiedereinbauteilnetz von einer Speicherstruktur, die Wiedereinbauteilnetze speichert, und (4) ersetzt das vorgewählte Bewerberteilnetz mit dem gekennzeichneten Wiedereinbauteilnetz in bestimmten Bedingungen. In einigen Verkörperungen wird diese Methode durchgeführt, um ein Design zu einer bestimmten Technologiebibliothek abzubilden. Einige Verkörperungen liefern eine Datenspeicherstruktur, die eine Mehrzahl der Teilnetze speichert, die auf den Parametern basieren, die von den Ausgang Funktionen der Teilnetze abgeleitet werden.

 
Web www.patentalert.com

< Batch/lot organization based on quality characteristics

< Method for using a transaction service synchronization interface to perform internal state clean up

> System and method of acquiring delay, setup and hold values for integrated circuit cells

> Chip arrangement determining apparatus and method

~ 00160