Structures and methods for vertical memory cell. The vertical memory cell
includes a vertical metal oxide semiconductor field effect transistor
(MOSFET) extending outwardly from a substrate. The MOSFET has a first
source/drain region, a second source/drain region, a channel region
between the first and the second source/drain regions, and a gate
separated from the channel region by a gate insulator. A first
transmission line is coupled to the first source/drain region. A second
transmission line is coupled to the second source/drain region. The MOSFET
is adapted to be programmed to have a charge trapped in at least one of a
first storage region and a second storage region in the gate insulator and
operated with either the first source/drain region or the second
source/drain region serving as the source region.
Strutture e metodi per la cellula di memoria verticale. La cellula di memoria verticale include un transistore di effetto verticale del giacimento a semiconduttore dell'ossido di metallo (MOSFET) che si estende esteriormente da un substrato. Il MOSFET ha una prima regione di source/drain, una seconda regione di source/drain, una regione della scanalatura fra la prima e le seconde regioni di source/drain e un cancello separato dalla regione della scanalatura da un isolante del cancello. Una prima linea della trasmissione è accoppiata alla prima regione di source/drain. Una seconda linea della trasmissione è accoppiata alla seconda regione di source/drain. Il MOSFET è adattato per essere programmato per avere una carica bloccata almeno in una di una prima regione di immagazzinaggio e di una seconda regione di immagazzinaggio nell'isolante del cancello e funzionata con la prima regione di source/drain o il secondo serving di regione di source/drain come la regione di fonte.
