What is disclosed is a method for budgeting timing in a hierarchically
decomposed integrated circuit design, which includes: 1) optimizing at
least one path through block pins, the optimization resulting in assigned
gains for all the cells along said at least one path; 2) performing timing
analysis on the at least one path, the timing analysis using the assigned
gains in order to generate arrival times for signals at said block pins;
and 3) deriving a tinting budget by examining said generated arrival times
at said block pins.
Che cosa è rilevato è un metodo per stanziare la sincronizzazione in un disegno gerarchico decomposto del circuito integrato, che include: 1) ottimizzando almeno un percorso tramite i perni del blocco, l'ottimizzazione con conseguente guadagni assegnati per tutte le cellule lungo detto almeno un percorso; 2) effettuare analisi di sincronizzazione sul almeno un percorso, l'analisi di sincronizzazione usando i guadagni assegnati per generare i tempi di arrivo per i segnali ai perni detti del blocco; e 3) derivando un preventivo di colorazione esaminando i detti tempi di arrivo generati ai perni detti del blocco.
