When a phase shift method is used as lithography where sense amplifiers are
alternately placed in a one intersecting-point memory capable of
implementing a reduction in the area of a DRAM, it was difficult to layout
data lines in a boundary region between sense amplifiers and each memory
array. Therefore, there is provided a semiconductor device according to
the present invention. In the semiconductor device, two data lines
continuous within the sub memory arrays or interposed therebetween are
connected to the adjacent sense amplifiers as a system for drawing data
lines from sub memory arrays (SMA) to sense amplifiers (SA) when the sense
amplifiers are alternately placed. Namely, the number of data lines
interposed between data lines respectively connected to two adjacent sense
amplifiers is set to even numbers (0, 2, 4, . . . ). Owing to the above
configuration, a break and a short circuit in a portion where a sense
amplifier block and a sub memory array are connected, can be avoided, and
a connection layout is facilitated.
Wenn eine Phasenverschiebung Methode als Lithographie verwendet wird, in der Richtung Verstärker wechselnd in ein ein Schneidenpunkt Gedächtnis gelegt werden, das zum Einführen einer Verringerung des Bereichs eines DRAM fähig ist, war es zu den Plandatenleitungen in einer Grenzregion zwischen Richtung Verstärkern und jeder Gedächtnisreihe schwierig. Folglich wird einem Halbleiterelement entsprechend der anwesenden Erfindung zur Verfügung gestellt. Im Halbleiterelement therebetween zwei innerhalb der Vorgedächtnisreihen ununterbrochene oder vermittelte Datenleitungen werden angeschlossen an die angrenzenden Richtung Verstärker als System für zeichnende Datenlinien von den Vorgedächtnisreihen (SMA) um Verstärker (SA) abzufragen wenn die Richtung Verstärker wechselnd gesetzt werden. Nämlich wird die Zahl den Datenleitungen, die zwischen den Datenleitungen beziehungsweise angeschlossen werden an zwei angrenzende Richtung Verstärker vermittelt werden, auf gerade Zahlen eingestellt (0, 2, 4. . . ). Infolge von der oben genannten Konfiguration können ein Bruch und ein Kurzschluß in einem Teil, in dem ein Richtung Verstärkerblock und eine Vorgedächtnisreihe angeschlossen werden, vermieden werden, und ein Anschlußplan wird erleichtert.
