System for clock synchronization

   
   

A timing circuit for use with transport logic in a network element is provided. The network element forms part of a data network and the timing circuit includes a timing receiver having a timing input, a timing output, and a selection input, the timing receiver operable to receive one or more timing signals at the timing input and to select a selected timing signal for distribution to the transport logic via the timing output based on a selection signal received at the selection input. The timing circuit also includes a determination circuit that is operable to determine whether the timing circuit is one of a master timing circuit and slave timing circuit, and based on the determination, produce the selection signal. A sync transmitter is also included in the timing circuit. The sync transmitter is coupled to the timing output, the determination circuit, and a communication channel. The sync transmitter is operable to receive the selected timing signal and to transmit the selected timing signal on the communication channel when the determination circuit determines that the timing circuit is the master timing circuit.

Een timingskring voor gebruik met vervoerlogica in wordt een netwerkelement verstrekt. Het netwerkelement vormt een deel van een gegevensnetwerk en de timingskring omvat een timingsontvanger die een timingsinput, een timingsoutput, en een selectieinput, de opereerbare timingsontvanger heeft om één of meerdere timingssignalen te ontvangen bij de timingsinput en een geselecteerd timingssignaal voor distributie te selecteren aan de vervoerlogica via de timingsoutput die op een selectiesignaal wordt gebaseerd dat bij de selectieinput wordt ontvangen. De timingskring omvat ook een bepalingskring die opereerbaar is om te bepalen of de timingskring één van een hoofdtimingskring en de kring van de slaventiming is, en gebaseerd op de bepaling, veroorzaakt het selectiesignaal. Een synczender is ook inbegrepen in de timingskring. De synczender wordt gekoppeld aan de timingsoutput, de bepalingskring, en een communicatiekanaal. De synczender is opereerbaar om het geselecteerde timingssignaal te ontvangen en het geselecteerde timingssignaal op het communicatiekanaal over te brengen wanneer de bepalingskring bepaalt dat de timingskring de hoofdtimingskring is.

 
Web www.patentalert.com

< Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed

< Image forming apparatus

> Image forming apparatus having an intermediate transfer member

> Image forming apparatus including image transfer body with elastic layer and coating layer

~ 00152