Stacked structure for parallel capacitors and method of fabrication

   
   

A monolithic integrated circuit including a capacitor structure. In one embodiment the integrated circuit includes at least first and second levels of interconnect conductor for connection to a semiconductor layer and a stack of alternating conductive and insulative layers formed in vertical alignment with respect to an underlying plane. The stack is formed between the first and second levels of conductor. Preferably the stack includes a first conductive layer, a first insulator layer formed over the first conductive layer, a second conductive layer formed over the first insulative layer, a second insulator layer formed over the second conductive layer, and a third conductive layer formed over the second insulative layer, with the first and third conductive layers commonly connected.

Un circuito integrato monolitico compreso una struttura del condensatore. In un incorporamento il circuito integrato include a meno primi e secondi livelli del conduttore di interconnessione per collegamento ad uno strato a semiconduttore e ad una pila di alternare conduttivi e gli strati insulative formati nell'allineamento verticale con il rispetto ad un aereo di fondo. La pila รจ formata fra i primi e secondi livelli del conduttore. La pila include preferibilmente un primo strato conduttivo, primo un'eccedenza formata dell'isolante strato il primo strato conduttivo, un secondo strato conduttivo ha formato l'eccedenza il primo strato insulative, un secondo strato dell'isolante ha formato l'eccedenza il secondo strato conduttivo e conduttivo un'eccedenza formata terzo strato il secondo strato insulative, con i primi e terzi strati conduttivi collegati comunemente.

 
Web www.patentalert.com

< CMOS image sensor and manufacturing method of the same

< Semiconductor light emitting device

> Memory device with active passive layers

> Merged MOS-bipolar capacitor memory cell

~ 00152