The speed of on-chip ADC testing of image sensors is increased by testing
multiple chips in parallel. A wafer typically contains many individual
image sensor chips. In a parallel on-chip test procedure, power is applied
to a plurality of the image sensor chips and the chips are then tested in
parallel. Additional power lines may need to be added to the wafer to
allow power to be supplied to a plurality of the image sensor chips at
once. These power lines may be etched directly on the wafer, or a wafer
master may be used to overlay the wafer with the power lines for testing
purposes. Additionally, test engines may be added to the wafer map to
control the overall test procedures.
Die Geschwindigkeit der Aufspan ADC Prüfung der Bild-Sensoren wird durch die Prüfung der mehrfachen Späne in der Ähnlichkeit erhöht. Eine Oblate enthält gewöhnlich viele einzelne Bild-Sensor-Späne. In einem parallelen Aufspan Testverfahren wird Energie an einer Mehrzahl der Bild-Sensor-Späne angewendet und die Späne werden dann in der Ähnlichkeit geprüft. Zusätzliche Stromleitungen können der Oblate hinzugefügt werden müssen, um zu erlauben, daß Energie an eine Mehrzahl der Bild-Sensor-Späne sofort geliefert wird. Diese Stromleitungen können direkt auf der Oblate geätzt werden, oder ein Oblatemeister kann benutzt werden, um die Oblate mit den Stromleitungen zu prüfenzwecken zu bedecken. Zusätzlich können Testmaschinen dem Oblatediagramm hinzugefügt werden, um die gesamten Testverfahren zu steuern.
