A method for decoding a memory array address for an embedded DRAM (eDRAM)
device is disclosed, the eDRAM device being configured for operation with
an SDRAM memory manager. In an exemplary embodiment of the invention, the
method includes receiving a set of row address bits from the memory
manager at a first time. A set of initial column address bits is then
subsequently from the memory manager at a later time. The set of initial
column address bits are translated to a set of translated column address
bits, and the set of row address bits and the set of translated column
address bits are simultaneously used to access a desired memory location
in the eDRAM device. The desired memory location in the eDRAM device has a
row address corresponding to the value of the set of row address bits and
a column address corresponding to the value of the set of translated
column address bits.
Um método para descodificar um endereço da disposição da memória para um dispositivo encaixado do DRAM (eDRAM) é divulgado, o dispositivo do eDRAM que está sendo configurarado para a operação com um gerente da memória de SDRAM. Em uma incorporação exemplary da invenção, o método inclui a recepção de um jogo de bocados do endereço da fileira do gerente da memória em uma primeira vez. Um jogo de bocados iniciais do endereço de coluna é então subseqüentemente do gerente da memória em uma estadia mais atrasada. O jogo de bocados iniciais do endereço de coluna é traduzido a um jogo de bocados traduzidos do endereço de coluna, e o jogo de bocados do endereço da fileira e o jogo de bocados traduzidos do endereço de coluna são usados simultaneamente alcançar uma posição de memória desejada no dispositivo do eDRAM. A posição de memória desejada no dispositivo do eDRAM tem um endereço da fileira corresponder ao valor do jogo de bocados do endereço da fileira e de um endereço de coluna que corresponde ao valor do jogo de bocados traduzidos do endereço de coluna.
