A method for switching between multiple clock signals in a digital circuit
is provided that includes providing to a clock selector at least three
distinct clock signals for the circuit. A master clock signal for the
circuit is generated with the clock selector based on a first one of the
distinct clock signals. The master clock signal is asynchronously blocked.
The master clock signal for the circuit is generated with the clock
selector based on a second one of the distinct clock signals. The master
clock signal is synchronously unblocked.
Un método para cambiar entre las señales múltiples del reloj en un circuito digital es a condición de que incluye el abastecimiento a un selector del reloj por lo menos de tres señales distintas del reloj para el circuito. Una señal del reloj principal para el circuito se genera con el selector del reloj basado en primer de las señales distintas del reloj. La señal del reloj principal asynchronously se bloquea. La señal del reloj principal para el circuito se genera con el selector del reloj basado en segundo de las señales distintas del reloj. La señal del reloj principal se desbloquea síncrono.
