Data speculation within modulo scheduled loops

   
   

Optimizing compiler performance by applying data speculation within modulo scheduled loops to achieve a higher degree of instruction-level parallelism. The compiler locates a schedule for specifying an order of execution of the instructions and allocates rotating registers for the instruction execution. Based upon the schedule and the register allocation, the compiler determines an initiation interval specifying a number of instruction issue cycles between initiation of successive iterations related to the scheduling of the instructions.

Optimaliserend compilerprestaties door gegevensspeculatie modulo geplande lijnen binnen toe te passen om een hogere graad van instructie-vlak parallellisme te bereiken. De compiler bepaalt de plaats van een programma voor het specificeren van een orde van uitvoering van de instructies en wijst roterende registers voor de instructieuitvoering toe. Gebaseerd op het programma en de registertoewijzing, bepaalt de compiler een initiatieinterval dat een aantal cycli van de instructiekwestie tussen initiatie van opeenvolgende herhalingen met betrekking tot het plannen van de instructies specificeert.

 
Web www.patentalert.com

< Highly componentized system architecture with a loadable interprocess communication manager

< Object oriented method and apparatus for class variable initialization

> Method for automatically updating a computer registry

> Updating system ROM configuration utility using NVRAM

~ 00149