Pure fill via area extraction in a multi-wide object class design layout

   
   

In a multi-wide object class design layout, an automatic extraction of pure fill via areas (PFVA) among multi wide class objects treats the virtual boundaries of the wide objects differently than non-virtual boundaries to allow an extracted pure fill via area to extend across a virtual edge of a wide class object. An exemplary method is provided for deriving one or more pure fill via areas for geometries on a first layer in a design layout having multi-wide object classes on the first layer. The exemplary method includes forming a Current PFVA, initially as a PFVA for the geometries of the layer, and successively adjusting the Current PFVA for each higher wide object class corresponding to the geometries, to accommodate the respective enclosure rules for each higher wide object class.

In einem multi-breiten Gegenstandkategorie Entwurf behandelt eine automatische Extraktion der reinen Fülle über Bereiche (PFVA) unter multi breiten Kategorie Gegenständen die virtuellen Grenzen der breiten Gegenstände anders als als nicht-virtuelle Grenzen, um eine extrahierte reine Fülle über Bereich über einem virtuellen Rand eines breiten Kategorie Gegenstandes verlängern zu lassen. Eine mustergültige Methode wird für das Ableiten von von einer oder mehr reinen Fülle über Bereiche für geometries auf einer ersten Schicht in einem Entwurf zur Verfügung gestellt, der multi-breite Gegenstandkategorien auf der ersten Schicht hat. Die mustergültige Methode schließt die Formung eines gegenwärtigen PFVA, zuerst als PFVA für die geometries der Schicht ein, und das gegenwärtige PFVA auf jede höhere breite Gegenstandkategorie mehrmals hintereinander einstellen, die den geometries entspricht, um die jeweiligen Einschließung Richtlinien für jeden höheren breiten Gegenstand unterzubringen, klassifizieren.

 
Web www.patentalert.com

< Implementation of an assertion check in ATPG models

< Computer system, on-screen keyboard generation method, power-on-password checking method and memory

> System and method for analyzing power distribution using static timing analysis

> Integrated lithographic layout optimization

~ 00149