A semiconductor memory device is provided which can achieve the high
integration, ultra-high speed operation, and significant reduction of
power consumption during the information holding time, by reducing the
increase in the area of a memory cell and obtaining a period of the
ultra-high speed readout time and ensuring a long refresh period at the
time of the self refresh. A DRAM employing a one-intersection
cell.multidot.two cells/bit method has a twin cell structure employing a
one-intersection 6F.sup.2 cell, the structure in which: memory cells are
arranged at positions corresponding to all of the intersections between a
bit-line pair and a word line; and when a half pitch of the word line is
defined as F, a pitch of each bit line of the bit-line pair is larger than
2F and smaller than 4F. Further, an active region in the silicon
substrate, on which a source, channel and drain of the transistor of each
memory cell are formed, is obliquely formed relative to the direction of
the bit-line pair.
Se proporciona un dispositivo de memoria de semiconductor que puede alcanzar la alta integración, operación ultraalta de la velocidad, y la reducción significativa del consumo de energía durante la información que lleva a cabo tiempo, reduciendo el aumento en el área de una célula de memoria y obteniendo un período del tiempo ultraalto de la lectura de la velocidad y asegurando un largo restaura período a la hora del uno mismo restaura. Una COPITA que emplea un método de la uno-interseccio'n cell.multidot.two cells/bit tiene una estructura gemela de la célula el emplear de una célula de la uno-interseccio'n 6F.sup.2, la estructura en la cual: las células de memoria se arreglan en las posiciones que corresponden a todas las intersecciones entre una pedacito-li'nea par y una línea de la palabra; y cuando una media echada de la línea de la palabra se define como F, una echada de cada línea del pedacito de la pedacito-li'nea par es más grande que 2F y más pequeña que 4F. Además, una región activa en el substrato del silicio, en el cual una fuente, un canal y un dren del transistor de cada célula de memoria se forman, oblicuo se forma concerniente a la dirección de la pedacito-li'nea par.
