Latch structure for interlocked pipelined CMOS (IPCMOS) circuits

   
   

Circuits and methods for operating a latch structure are disclosed. The circuits include a plurality of stages, and each stage includes a first logic circuit, a latch coupled to a second logic circuit of an adjacent stage and a switch which connects the first logic circuit to the latch in a first state and disconnects the logic circuit from the latch in a second state. A local clock circuit controls the first and second states by providing a locally generated clock signal to activate the switch. The locally generated clock signals are generated by interlocking handshake signals from a local clock circuit of an adjacent stage.

Stromkreise und Methoden für das Laufen lassen einer Verriegelung Struktur werden freigegeben. Die Stromkreise schließen eine Mehrzahl der Stadien ein, und jedes Stadium schließt eine erste Koinzidenzschaltung, eine Verriegelung, die zu einer zweiten Koinzidenzschaltung eines angrenzenden Stadiums verbunden werden und einen Schalter ein, der die erste Koinzidenzschaltung an die Verriegelung in einem ersten Zustand anschließt und die Koinzidenzschaltung von der Verriegelung in einem zweiten Zustand trennt. Ein Systemtaktstromkreis steuert die ersten und zweiten Zustände, indem er ein am Ort erzeugtes Taktgebersignal zur Verfügung stellt, den Schalter zu aktivieren. Die am Ort erzeugten Taktgebersignale werden erzeugt, indem man Händedrucksignale von einem Systemtaktstromkreis eines angrenzenden Stadiums blockiert.

 
Web www.patentalert.com

< Method for timed booting of logical partitions in a computer system in accordance with a preset schedule stored in nonvolatile memory

< Methods and apparatus for enabling local Java object allocation and collection

> Systems and methods for electronic program guide data services

> Method for monitoring the condition of a battery in a high temperature high current environment

~ 00148