Method for designing application specific integrated circuit structure

   
   

A method for designing an Application Specific Integrated Circuit (ASIC) structure on a semiconductor substrate, includes (a) defining a class of circuit designs, the class having a common design part shared within the class and a custom design part variable for individual designs in the class, (b) allocating a set of bottom layers and a set of top metal layers to implement the common design part, the allocated sets of bottom layers and top metal layers having a fixed pattern for the class, and (c) implementing the custom design part using metal layers above the allocated set of bottom layers and below the allocated set of top metal layers. The method may further includes characterizing the ASIC for the common design and using the fixed patterns of the allocated set of bottom layers and the allocated set of top metal layers.

Un metodo per la progettazione della struttura Specifica del circuito integrato di applicazione (ASIC) su un substrato a semiconduttore, include (a) definendo un codice categoria dei disegni di circuito, il codice categoria che ha una parte comune di disegno compartecipe all'interno del codice categoria e una variabile della parte di disegno su ordinazione per l'individuo progetta nel codice categoria, (b) assegnando un insieme degli strati inferiori e un insieme degli strati superiori del metallo per effettuare la parte comune di disegno, gli insiemi assegnati degli strati inferiori e degli strati superiori del metallo che hanno un modello fisso per il codice categoria e (c) effettuando la parte di disegno su ordinazione usando gli strati del metallo sopra l'insieme assegnato degli strati inferiori e sotto l'insieme assegnato degli strati superiori del metallo. Il metodo può avanzare include caratterizzare il ASIC per il disegno comune ed usando i modelli fissi dell'insieme assegnato degli strati inferiori e dell'insieme assegnato degli strati superiori del metallo.

 
Web www.patentalert.com

< Method and apparatus for enhancing correction power of reverse order error correction codes

< Method employed by a user equipment for transferring data

> 2-dimensional placement with reliability constraints for VLSI design

> Method of generating the padring layout design using automation

~ 00146