Methods for generating a padring layout design are described. These methods
utilize automation while still allowing customization. Automation is
emphasized as much as possible so that more time can be used to solve the
various problems that make each padring layout design unique. A framework
in which regular patterns can be described, replicated, and tailored is
provided. The padring is broken down into zones in which slots having
bumps/bond pads areas, I/O cell areas, and/or edge logic cell areas are
laid out in a regular pattern through an instantiation process. Edge
logic, which is comprised of standard cells, is pulled from the core of
the chip because these cells couple directly to I/O cells and are critical
for timing. The framework allows the bumps/bond pads, I/O cells, and edge
logic cells to be laid out in respective bumps/bond pads areas, I/O cell
areas, and/or edge logic cell areas according to algorithms associated
with the patterns and using a variety of maps which associate the logical
netlist with the physical layout design.
Οι μέθοδοι για ένα padring σχέδιο σχεδιαγράμματος περιγράφονται. Αυτές οι μέθοδοι χρησιμοποιούν την αυτοματοποίηση ακόμα επιτρέποντας την προσαρμογή. Η αυτοματοποίηση υπογραμμίζεται όσο το δυνατόν περισσότερο έτσι ώστε περισσότερος χρόνος μπορεί να χρησιμοποιηθεί για να λύσει τα διάφορα προβλήματα που καθιστούν κάθε padring σχέδιο σχεδιαγράμματος μοναδικό. Ένα πλαίσιο στο οποίο τα κανονικά σχέδια μπορούν να περιγραφούν, να ξαναδιπλωθούν, και να προσαρμοστούν παρέχεται. Χωρίζεται σε ζώνες στις οποίες οι αυλακώσεις που έχουν τις περιοχές προσκρούσεων/μαξιλαριών δεσμών, τις I/O περιοχές κυττάρων, ή/και τις περιοχές κυττάρων λογικής ακρών σχεδιάζονται σε ένα κανονικό σχέδιο μέσω μιας instantiation διαδικασίας. Η λογική ακρών, που αποτελείται από τα τυποποιημένα κύτταρα, τραβιέται από τον πυρήνα του τσιπ επειδή αυτά τα κύτταρα συνδέουν άμεσα με τα I/O κύτταρα και είναι κρίσιμα για το συγχρονισμό. Το πλαίσιο επιτρέπει στις προσκρούσεις/τα μαξιλάρια δεσμών, τα I/O κύτταρα, και τα κύτταρα λογικής ακρών για να σχεδιαστεί στις αντίστοιχες περιοχές προσκρούσεων/μαξιλαριών δεσμών, τις I/O περιοχές κυττάρων, ή/και τις περιοχές κυττάρων λογικής ακρών σύμφωνα με τους αλγορίθμους που συνδέονται με τα σχέδια και χρησιμοποίηση ποικίλων χαρτών που συνδέουν το λογικό netlist με το φυσικό σχέδιο σχεδιαγράμματος.
