Enhancing performance by pre-fetching and caching data directly in a communication processor's register set

   
   

Circuitry to free the core processor from performing the explicit read operation required to read data into the internal register set. The processor's register set is expanded and a "shadow register" set is provided. While the core processor is processing one event the "context" and "data" and other associated information for the next event is loaded into the shadow register set. When the core processor finishes processing an event, the core processor switches to the shadow register set and it can begin processing the next event immediately. With short service routines, there might not be time to fully pre-fetch the "context" and "data" associated with the next event before the current event ends. In this case, the core processor still starts processing the next event and the pre-fetch continues during the event processing. If the core processor accesses a register which is associated with part of the context for which the pre-fetch is still in progress the core processor will automatically stall or delay until the pre-fetch has completed reading the appropriate data.

Les circuits pour libérer le processeur de noyau d'effectuer l'opération "lecture" explicite ont exigé aux données indiquées en jeu interne de registre. L'ensemble du registre du processeur est augmenté et un "registre d'ombre" a placé est fourni. Tandis que le processeur de noyau traite un événement l'"contexte" et des "données" et l'autre information associée pour le prochain événement est chargée en jeu de registre d'ombre. Quand le processeur de noyau finit de traiter un événement, le processeur de noyau commute à l'ensemble de registre d'ombre et il peut commencer à traiter le prochain événement immédiatement. Avec des routines courtes de service, il ne pourrait pas y avoir temps entièrement au pre-fetch le "contexte" et des "données" liées au prochain événement avant les extrémités d'événement courant. Dans ce cas-ci, le processeur de noyau commence toujours à traiter le prochain événement et le pre-fetch continue pendant le traitement d'événement. Si le processeur de noyau accède à un registre qui est associé à une partie du contexte pour lequel le pre-fetch est encore en marche le processeur de noyau automatiquement calera ou retardera jusqu'à ce que le pre-fetch ait accompli lire les données appropriées.

 
Web www.patentalert.com

< Memory access methods in a unified memory system

< Multiple sensing system and device

> Secure gateway interconnection in an e-commerce based environment

> Processing pipeline in a base services pattern environment

~ 00146