Data processing system having an on-chip background debug system and method therefor

   
   

Embodiments of the present invention relate to a mechanism to prevent the oscillator from being stopped when a host development system is coupled to the background debug communications interface and the background debug mode has been enabled. This allows background debugging operations to continue when the target data processing system is in a low power mode. Other embodiments relate to a mechanism for allowing a host development system to request a synchronization timing pulse from a target data processing system so the correct clock speed can be determined for background communications. Alternate embodiments relate to a data processing system having a system clock unit and a background debug system where the background debug system includes a background debug clock unit, separate from the system clock unit, and an enable control. When the enable control is asserted, the background debug clock unit is enabled, independent of the system clock unit.

Las encarnaciones de la actual invención se relacionan con un mecanismo para evitar que el oscilador sea parado cuando un sistema de desarrollo del anfitrión se junta al fondo elimina errores del interfaz de comunicaciones y se ha permitido el fondo elimina errores de modo. Esto permite que las operaciones el eliminar errores del fondo continúen cuando el sistema de proceso de datos de la blanco está en un modo bajo de la energía. Otras encarnaciones se relacionan con un mecanismo para permitir que un sistema de desarrollo del anfitrión solicite un pulso que mide el tiempo de la sincronización de un sistema de proceso de datos de la blanco así que la velocidad de reloj correcta se puede determinar para las comunicaciones del fondo. Las encarnaciones alternas se relacionan con un sistema de proceso de datos que tiene una unidad de reloj del sistema y un fondo elimina errores del sistema donde el fondo elimina errores del sistema incluye un fondo elimina errores de la unidad de reloj, a parte de la unidad de reloj del sistema, y de un control del permitir. Cuando se afirma el control del permitir, se permite el fondo elimina errores de la unidad de reloj, independiente de la unidad de reloj del sistema.

 
Web www.patentalert.com

< Method and apparatus for time-based reception of transmissions in a wireless communication system

< Vectorless instantaneous current estimation

> Method and system for detecting frame slips in a digital communications channel

> Method and apparatus for controlling a read valid window of a synchronous memory device

~ 00145