Interactive loop configuration in a behavioral synthesis tool

   
   

A behavioral synthesis tool for generating an integrated circuit design is described. The behavioral synthesis tool allows a designer to interactively allocate loop configuration information without having to modify a source code description of the integrated circuit. The behavioral synthesis tool reads the source code description and generates a synthesis intermediate format stored in memory. The synthesis tool searches the in-memory synthesis intermediate format to find loops. The loops are then listed in a graphical user interface (GUI) in hierarchical fashion. The GUI also lists loop configuration information associated with the loops, such as loop frequency, loop unrolling and loop pipelining. The GUI allows the designer to modify the loop configuration information without having to update the source code description. Upon completion of modifying the loop configuration information, the designer saves the changes illustrated in the GUI and such changes are effectuated by automatically updating the synthesis intermediate format.

Uma ferramenta behavioral da síntese para gerar um projeto do circuito integrado é descrita. A ferramenta behavioral da síntese permite que um desenhador aloce interativamente a informação da configuração do laço sem ter que modificar uma descrição do código de fonte do circuito integrado. A ferramenta behavioral da síntese lê a descrição do código de fonte e gera um formato intermediário da síntese armazenado na memória. A ferramenta da síntese procurara o formato intermediário da síntese da em-memória para encontrar laços. Os laços são alistados então em uma relação de usuário gráfica (GUI) na forma hierárquica. O GUI alista também a informação da configuração do laço associada com os laços, tais como a freqüência do laço, unrolling do laço e o encanamento do laço. O GUI permite que o desenhador modifique a informação da configuração do laço sem ter que atualizar a descrição do código de fonte. Em cima da conclusão de modificar a informação da configuração do laço, o desenhador conserva as mudanças ilustradas no GUI e tais mudanças effectuated automaticamente atualizando o formato do intermediário da síntese.

 
Web www.patentalert.com

< Modular design method and system for programmable logic devices

< Application-specific testing methods for programmable logic devices

> Built-in redundancy analysis for memories with row and column repair

> Method and apparatus for identifying an identical cell in an IC layout with an existing solution

~ 00143