System and method for estimating power consumption of a circuit thourgh the use of an energy macro table

   
   

The present invention facilitates relatively accurate power consumption estimates performed at the register transfer level for scaleable circuits with similar architectural characteristics and features. A power evaluation process of the present invention includes a critical path delay based macro energy model creation process and a scaleable power consumption estimation process. In one embodiment of the present invention, the critical path delay based macro energy model creation process provides a base macro energy table and scaling functions (e.g., a bit width scaling function and a normalizing period scaling function). The scaleable power consumption estimation process utilizes the base macro energy table and scaling functions to estimate power consumption of a circuit. The base energy macro table comprises energy values that are based upon a critical path delay period and correspond to normalized toggle rates. Different bit width circuit toggle rates are converted to normalized toggle rates based upon time periods derived from a normalizing period scaling function. The normalized rates are utilized to lookup an energy per event value that is then scaled in accordance with a bit width scaling function of the present invention. The bit width scaling function is a polynomial function based upon a least square error analysis of sample bit width power consumption values corresponding to average characteristic parameters multiplied by a critical path normalization value (e.g., 1.2 times the critical path delay). The scaled energy per event value is divided by the critical path normalization value to provide an power consumption estimate for a particular bit width.

La actual invención facilita las estimaciones relativamente exactas del consumo de energía realizadas en el nivel de la transferencia del registro para los circuitos scaleable con características y características arquitectónicas similares. Un proceso de la evaluación de la energía de la actual invención incluye una trayectoria crítica retrasa proceso macro basado de la creación del modelo de la energía y un proceso scaleable de la valoración del consumo de energía. En una encarnación de la actual invención, la trayectoria crítica retrasa proceso macro basado de la creación del modelo de la energía proporciona las funciones de la energía de una tabla macro baja y del escalamiento (e.g., una función del escalamiento de la anchura del pedacito y una función de normalización del escalamiento del período). El proceso scaleable de la valoración del consumo de energía utiliza las funciones macro bajas de la tabla y del escalamiento de la energía para estimar el consumo de energía de un circuito. La tabla macro de la energía baja abarca los valores de la energía que se basan sobre una trayectoria crítica retrasan período y corresponden a las tarifas de palanca normalizadas. Diversas tarifas de la palanca del circuito de la anchura del pedacito se convierten a las tarifas de palanca normalizadas basadas sobre los períodos derivados de una función de normalización del escalamiento del período. Las tarifas normalizadas se utilizan a las operaciones de búsqueda una energía por el valor del acontecimiento que entonces se escala de acuerdo con una función del escalamiento de la anchura del pedacito de la actual invención. La función del escalamiento de la anchura del pedacito es una función polinómica basada sobre un menos análisis del error del cuadrado de los valores del consumo de energía de la anchura del pedacito de la muestra que corresponden a los parámetros característicos medios multiplicados por un valor de la normalización de la trayectoria crítica (e.g., 1.2 veces la trayectoria crítica retrasa). La energía escalada por valor del acontecimiento es dividida por el valor de la normalización de la trayectoria crítica para proporcionar una estimación del consumo de energía para una anchura particular del pedacito.

 
Web www.patentalert.com

< Digital circuits using universal logic gates

< Test circuit of semiconductor integrated circuit

> Process for fast cell placement in integrated circuit design

> System and method for eliminating write back to register using dead field indicator

~ 00140