Reduced complexity computer system architecture

   
   

An architecture for a computer system that has lower complexity than prior computer system architectures. In one embodiment the functionality that in prior computer system architectures resides in a central processing unit (CPU) is split between a CPU and a program control unit. This allows the CPU to have lower complexity and can permit the computer system to have greater flexibility and lower cost. In another embodiment the computer system contains a memory mapping unit. The memory mapping unit enables the computer system to use one of a plurality of peripherals without changing the instruction codes of the CPU thus increasing the flexibility of the computer system.

Uma arquitetura para um sistema computatorizado que tenha uma complexidade mais baixa do que previamente arquiteturas do sistema computatorizado. Em uma incorporação a funcionalidade que em arquiteturas prévias do sistema computatorizado reside em uma unidade central do processador (processador central) é rachada entre um processador central e uma unidade de controle do programa. Isto permite que o processador central tenha uma complexidade mais baixa e pode permitir o sistema computatorizado ter uma flexibilidade mais grande e um custo mais baixo. Em uma outra incorporação o sistema computatorizado contem uma memória que traça a unidade. A memória que traça a unidade permite o sistema computatorizado de usar um de um plurality dos peripherals sem mudar os códigos da instrução do processador central que aumenta assim a flexibilidade do sistema computatorizado.

 
Web www.patentalert.com

< Methods for predicting instruction execution efficiency in a proposed computer system

< Execution of a computer program

> Method of measuring performance of an emulator and for adjusting emulator operation in response thereto

> High speed virtual machine and compiler

~ 00140