IC test system and storage medium for the same

   
   

An IC test system comprises: a test pattern signal applying section for applying a test pattern signal to an IC to be tested, in accordance with a test program; a simulation section for simulating an operation of the test pattern signal applying section in accordance with a simulation program; and a management device which is connected detachably with the test pattern signal applying section, for managing the operation of the test pattern signal applying section and an operation of the simulation section in accordance with a management program, for storing information about each operation of the test pattern signal applying section and the simulation section, and for managing one of the information about the operation of the simulation section and the information about the operation of the test pattern signal applying section in accordance with the other information.

Ein IS-Testsystem enthält: ein Testmustersignal, das Abschnitt für das Anwenden eines Testmustersignals an einer IS, in Übereinstimmung mit einem Testprogramm geprüft zu werden anwendet; ein Simulation Abschnitt für das Simulieren eines Betriebes des Testmustersignals, das Abschnitt in Übereinstimmung mit einem Simulation Programm anwendet; und eine Managementvorrichtung, die detachably mit dem Testmustersignal angeschlossen wird, das Abschnitt, für das Handhaben des Betriebes des Testmustersignals anwendet, das Abschnitt anwendet und des Betriebes des Simulation Abschnitts in Übereinstimmung mit einem Managementprogramm, für die Speicherung von von Informationen über jeden Betrieb des Testmustersignals, das Abschnitt und den Simulation Abschnitt und für das Handhaben eine der Informationen über den Betrieb des Simulation Abschnitts und der Informationen über den Betrieb des Testmustersignals anwendet Abschnitt in Übereinstimmung mit den anderen Informationen anwendet.

 
Web www.patentalert.com

< Gain control in nonlinear polarization amplifier stages

< Method for operating an MRAM semiconductor memory configuration

> System and method for supporting precise exceptions in a data processor having a clustered architecture

> Address translation

~ 00139