A memory interface device uses a driver impedance adjustment engine with
state machine for off chip driver (OCD) calibration which is used to set
the driver voltage levels of the DRAM memory module or DIMM of the JEDEC
DDR-II standard type. By adjusting the pull-up drive strength and
pull-down drive strength, the output voltage levels and the rise times can
be optimized to find the minimal signal swing that is still immune to
noise, while not degrading the data eye significantly. The state machine
finds the optimal setting for the DRAM Driver Impedance, using both DC and
AC methods adjusting the value of the driver impedance through a master
ASIC, and then sampling the known value sent back from the DRAM. The state
machine will stop when the optimal value of the driver impedance is found
and automates the process of detecting the optimal driver impedance and
configuring the DRAM module or DIMM accordingly. The ASIC circuit and
method use a data strobe, not only as strobe, but as data input during OCD
calibration. Optimal driver impedance setting of a DDR-II DRAM is detected
in a DC mode. Using AC-BIST the optimal driver impedance setting can be
adjusted and optimized to account for AC timing influences such as coupled
noise, data dependent jitter, and intersymbol interference.
Un dispositif d'interface de mémoire utilise un moteur d'ajustement d'impédance de conducteur avec la machine d'état pour outre du calibrage du conducteur de morceau (OCD) qui est employé pour placer les niveaux de tension de conducteur du module de mémoire de DRACHME ou du DIMM du JEDEC DDR-II de type courant. Par l'ajustement tirez-vers le haut la force d'entraînement et la force déroulante d'entraînement, les niveaux de tension de rendement et les temps de montée peuvent être optimisés pour trouver l'oscillation minimale de signal qui est encore immunisée pour ébruiter, tout en ne dégradant pas les données observez de manière significative. La machine d'état trouve l'arrangement optimal pour l'impédance de conducteur de DRACHME, en utilisant des méthodes de C.C et à C.A. ajustant la valeur de l'impédance de conducteur par un maître ASIC, et puis prélevant la valeur connue renvoyée de la DRACHME. La machine d'état s'arrêtera quand la valeur optimale de l'impédance de conducteur est trouvée et automatise le processus de détecter l'impédance optimale de conducteur et de configurer le module de DRACHME ou le DIMM en conséquence. Le circuit et la méthode d'ASIC emploient un stroboscope de données, non seulement comme stroboscope, mais comme entrée de données pendant le calibrage d'OCD. L'arrangement optimal d'impédance de conducteur d'une DRACHME de DDR-II est détecté en mode de C.C. En utilisant AC-BIST l'arrangement optimal d'impédance de conducteur peut être ajusté et optimisé pour expliquer des influences de synchronisation à C.A. telles que le bruit couplé, la frousse dépendante de données, et l'interférence intersymbole.
