The present invention relates to a synchronization circuit and method for
allowing two or more successive read processes of a memory to be activated
simultaneously without destroying the paths or the data. Two independent
read processes are mutually independent while active, and are synchronized
with respect to each other. The connection between a plurality of sense
amplifiers and an output buffer is also synchronized by protocol
conditions. The synchronization circuit further synchronizes the read
streams so that an evaluation step is perfomed exclusively on one of the
plurality of banks of memory while having a plurality of simultaneous read
streams.
Die anwesende Erfindung bezieht auf einem Synchrounisierung Stromkreis und einer Methode für das Erlauben zwei oder aufeinanderfolgendere gelesene Prozesse eines ohne die Wege oder die Daten zu zerstören gleichzeitig aktiviert zu werden Gedächtnisses. Zwei, die Unabhängiges Prozesse las, sind, wenn aktiv gegenseitig unabhängig, und werden in Bezug auf einander synchronisiert. Der Anschluß zwischen einer Mehrzahl der Richtung Verstärker und einem Ausgang Puffer wird auch durch Protokollzustände synchronisiert. Der weitere Synchrounisierung Stromkreis synchronisiert die gelesenen Ströme, damit ein Auswertung Schritt perfomed ausschließlich auf einem der Mehrzahl von Bänken des Gedächtnisses beim Haben einer Mehrzahl der simultanen gelesenen Ströme ist.
