A command buffer for use in packetized DRAM includes a two stage shift
register for shifting for sequentially storing two of four 10-bit command
words in each packet. After the first two words of each packet have been
stored, they are transferred to a first storage register and output from
the first storage register. After the final two words of each packet have
been shifted into the shift register, they are transferred to a second
storage register and output from the second storage register. The first
two command words are output from the first storage register before the
last two command words are applied to the command buffer. As a result, the
DRAM can start processing the first two command words of the command
packet before the entire command packet has been received.
Un almacenador intermediario del comando para el uso adentro packetized COPITA incluye un registro de cambio de dos fases para cambiar de puesto para secuencialmente almacenar dos de cuatro palabras del comando 10-bit en cada paquete. Después de que las primeras dos palabras de cada paquete se hayan almacenado, se transfieren a un primer registro y salida del almacenaje del primer registro del almacenaje. Después de que las dos palabras finales de cada paquete se hayan cambiado de puesto en el registro de cambio, se transfieren a un segundo registro y salida del almacenaje del segundo registro del almacenaje. Las primeras dos palabras del comando se hacen salir del primer registro del almacenaje antes de que las dos palabras pasadas del comando se apliquen al almacenador intermediario del comando. Consecuentemente, la COPITA puede comenzar a procesar las primeras dos palabras del comando del paquete del comando antes de que se haya recibido el paquete entero del comando.
