Integrated circuit that processes communication packets with co-processor circuitry to correlate a packet stream with context information

   
   

An integrated circuit comprises co-processor circuitry and a core processor. The co-processor circuitry comprises context buffers and data buffers. The co-processor circuitry receives and stores one of the communication packets in one of the data buffers. The co-processor circuitry correlates the one communication packet with one of a plurality of channel descriptors. The co-processor circuitry associates the one data buffer with one of the context buffers holding the one channel descriptor to maintain the correlation between the one communication packet and the one channel descriptor. The co-processor circuitry prevents multiple valid copies of the one channel descriptor from existing in the context buffers. In some examples of the invention, this is accomplished by tracking a number of the data buffers associated with the one context buffer. The core processor executes a packet processing software application that directs the processor to process the one communication packet in the one data buffer based on the one channel descriptor in the one context buffer.

Un circuito integrado abarca el trazado de circuito del co-procesador y un procesador de la base. El trazado de circuito del co-procesador abarca almacenadores intermediarios del contexto y almacenadores intermediarios de los datos. El trazado de circuito del co-procesador recibe y almacena uno de los paquetes de la comunicación en uno de los almacenadores intermediarios de los datos. El trazado de circuito del co-procesador correlaciona el un paquete de la comunicación con uno de una pluralidad de descriptores del canal. El trazado de circuito del co-procesador asocia el un almacenador intermediario de los datos a uno de los almacenadores intermediarios del contexto que llevan a cabo el un descriptor del canal para mantener la correlación entre el un paquete de la comunicación y el un descriptor del canal. El trazado de circuito del co-procesador evita que las copias válidas múltiples del un descriptor del canal existan en los almacenadores intermediarios del contexto. En algunos ejemplos de la invención, esto es lograda siguiendo un número de los almacenadores intermediarios de los datos asociados al un almacenador intermediario del contexto. El procesador de la base ejecuta un uso de proceso del software del paquete que ordene a procesador procesar el un paquete de la comunicación en el un almacenador intermediario de los datos basado en el un descriptor del canal en el un almacenador intermediario del contexto.

 
Web www.patentalert.com

< Method for generating a watermark on a photo picture using a thermal printer

< Network switching architecture utilizing cell based and packet based per class-of-service head-of-line blocking prevention

> Coding apparatus and method, decoding apparatus and method, data processing system, storage medium, and signal

> Method and system using renormalized pixels for public key and compressed images watermarks on prints

~ 00138