Sequence control mechanism for enabling out of order context processing

   
   

A sequence control mechanism enables out-of-order processing of contexts by processors of a symmetric multiprocessor system having a plurality of processors arrayed as a processing engine. The processors of the engine are preferably arrayed as a plurality of rows or clusters embedded between input and output buffers, wherein each cluster of processors is configured to process contexts in a first in, first out (FIFO) synchronization order. However, the sequence control mechanism allows out-of-order context processing among the clusters of processors, while selectively enforcing FIFO synchronization ordering among those clusters on an as needed basis, i.e., for certain contexts. As a result, the control mechanism reduces undesired processing delays among those processors.

Um mecanismo do controle da seqüência permite processar out-of-order dos contextos por processadores de um sistema symmetric do multiprocessor que tem um plurality dos processadores postos como um motor processando. Os processadores do motor são postos preferivelmente como um plurality das fileiras ou dos conjuntos encaixadas entre a entrada e os amortecedores da saída, wherein cada conjunto dos processadores é configurarado para processar dentro contextos em um primeiros, primeiramente para fora da ordem da sincronização (FIFO). Entretanto, o mecanismo do controle da seqüência permite o contexto out-of-order que processa entre os conjuntos dos processadores, ao seletivamente reforçar a sincronização do FIFO que requisita entre aqueles conjuntos no como base needed, isto é, para determinados contextos. Em conseqüência, o mecanismo do controle reduz processar indesejado atrasa entre aqueles processadores.

 
Web www.patentalert.com

< Methodology of generating antenna effect models for library/IP in VLSI physical design

< Protocol for internal exchange of data between applications of a portable multi-application object and corresponding portable multi-application object

> Reconfigurable programmable logic system with peripheral identification data

> Microprocessor and method for performing selective prefetch based on bus activity level

~ 00138