A semiconductor memory device that minimizes chip area is provided. The
semiconductor memory device includes local input/output (I/O) lines,
global I/O lines, and a memory core that is coupled between a bit line and
a complementary bit line. The memory core includes a memory cell array, a
bit line equalizer circuit, a PMOS sense amplifier (S/A), a PMOS S/A
driving circuit for driving the PMOS S/A, a transmission gate circuit, an
NMOS S/A, and an NMOS S/A driving circuit for driving the NMOS S/A. First
and second transistors for connecting the local I/O lines to the global
I/O lines are installed between adjacent bit lines. The PMOS S/A driving
circuit, which is a first driving transistor, and the NMOS S/A driving
circuit, which is a second driving transistor, are also installed between
adjacent bit lines. Because the semiconductor memory device arranges a
PMOS S/A driving circuit, an NMOS S/A driving circuit, and a gating
circuit for connecting local I/O lines to global I/O lines, between
adjacent bit lines, the chip area is reduced.
Um dispositivo de memória do semicondutor que minimize a área da microplaqueta é fornecido. O dispositivo de memória do semicondutor inclui linhas locais do input/output (I/O), linhas globais de I/O, e um núcleo da memória que seja acoplado entre uma linha do bocado e uma linha complementar do bocado. O núcleo da memória inclui uma disposição de pilha da memória, uma linha circuito do bocado do equalizador, um amplificador do sentido do PMOS (S/A), um circuito dirigindo do PMOS S/A para dirigir o PMOS S/A, um circuito de porta da transmissão, um NMOS S/A, e um circuito dirigindo do NMOS S/A para dirigir o NMOS S/A. Primeiramente e segundos transistor para conectar as linhas locais de I/O às linhas globais de I/O são instalados entre linhas adjacentes do bocado. O circuito dirigindo do PMOS S/A, que é um primeiro transistor excitador, e o circuito dirigindo do NMOS S/A, que é um segundo transistor excitador, são instalados também entre linhas adjacentes do bocado. Porque o dispositivo de memória do semicondutor arranja um circuito dirigindo do PMOS S/A, um circuito dirigindo do NMOS S/A, e um circuito bloqueando para conectar linhas locais de I/O às linhas globais de I/O, entre o bocado adjacente alinha, a área da microplaqueta é reduzido.
