Data bus using synchronous fixed latency loop including read address and data busses and write address and data busses

   
   

Data transfer between a master node (300) and plural memory nodes (301-308) follows a synchronous fixed latency loop bus (255). Each memory node includes bus interface (311-318) which passes command, write data, write address, and read data and read address to a next memory node in the loop. Each memory node performs a read from its memory at the specified address if a read command is directed to it. Each memory node performs a write to its memory at the specified address if a write command is directed to it. Simultaneously read and write to a single node is prohibited. This configuration provides a fixed latency between the issue of a read command and the return of the read data no matter which memory node is accessed. This configuration prevents collision of returning read data and of incoming write data. This configuration provides fixed loading to each stage regardless of the number of memory nodes. Thus the design of large systems operating at high speeds is simplified.

Передача данных между мастерским узлом (300) и плюральными узлами памяти (301-308) следует за одновременной фикчированной шиной петли латентности (255). Каждый узел памяти вклюает интерфеиса сюины (311-318) проходит команду, пишет данные, пишет адрес, и прочитанные данные и прочитал адрес к следующему узлу памяти в петле. Каждый узел памяти выполняет прочитанное от своей памяти на определенном адресе если прочитанная команда направлена к ей. Каждый узел памяти выполняет писание к своей памяти на определенном адресе если команда писания направлена к ей. Одновременно прочитайте и напишите к одиночному узлу запрещает. Эта конфигурация обеспечивает фикчированную латентность между вопросом прочитанной команды и возвращением прочитанных данных никакое дело узлу памяти достигают. Эта конфигурация предотвращает столкновение возвращающ прочитанные данные и входящего пишет данные. Эта конфигурация снабубежит фикчированную нагрузку каждый этап regardless of число узлов памяти. Таким образом конструкция больших систем работая на высоких скоростях упрощана.

 
Web www.patentalert.com

< Crossbar system with increased throughput

< Destructive-read random access memory system buffered with destructive-read memory cache

> Standard transportation excellent maintenance solutions

> Portable motion-activated position reporting device

~ 00136