A common bit/common source line high density 1T1R (one transistor/one
resistor) R-RAM array, and method for operating said array are provided.
The R-RAM array comprises a first transistor with a drain connected to a
non-shared bit line with a first memory transistor. The gates of the
first, second, third, and fourth transistors are sequentially connected to
a common word line. The R-RAM array comprises at least one common bit
line. A second memory resistor is interposed between the drain of the
second transistor and the common bit line. Likewise, a third memory
resistor is interposed between the drain of the third transistor and the
common bit line. A common source line connected to the sources of the
third and fourth transistors. The R-RAM array comprises m rows of n
sequential transistors.
Se proporcionan una línea fuente común de bit/common arsenal de alta densidad de 1T1R (un resistor) de transistor/one R-RAM, y el método para funcionar el arsenal dicho. El arsenal de R-RAM abarca un primer transistor con un dren conectado con una línea no-compartida del pedacito con un primer transistor de la memoria. Las puertas de los primeros, segundos, terceros, y cuartos transistores están conectadas secuencialmente con una línea común de la palabra. El arsenal de R-RAM abarca por lo menos una línea común del pedacito. Un segundo resistor de la memoria se interpone entre el dren del segundo transistor y la línea común del pedacito. Asimismo, un tercer resistor de la memoria se interpone entre el dren del tercer transistor y la línea común del pedacito. Una línea fuente común conectó con las fuentes de los terceros y cuartos transistores. El arsenal de R-RAM abarca filas de m de los transistores secuenciales de n.
