High-speed first-in-first-out buffer

   
   

A buffer, having a first buffer input, a second buffer input, and a buffer output. The buffer is configured to store a plurality of data entries. The buffer includes: a first memory, the first memory having an input and an output. The input of the first memory is coupled to the first buffer input. The buffer also includes a second memory. The second memory has an input and an output. The input of the second memory is coupled to the second buffer input. The buffer also includes a first register. The first register has an input and an output. The input of the first register is coupled to the first buffer input, the second buffer input, the output of the first memory, and the output of the second memory. The output of the first register is coupled to the buffer output. The buffer also includes a second register configured to store a second data entry. The second register has an input and an output. The input of the second register is coupled to the first buffer input, the second buffer input, the output of the first memory, and the output of the second memory. The output of the second register is coupled to the input of the first register.

Ein Puffer, einen ersten Puffereingang, einen zweiten Puffereingang und einen Pufferausgang habend. Der Puffer wird zusammengebaut, um eine Mehrzahl der Dateneingabeen zu speichern. Der Puffer schließt ein: ein erstes Gedächtnis, das erste Gedächtnis, die einen Eingang und einen Ausgang haben. Der Eingang des ersten Gedächtnisses wird zum ersten Puffereingang verbunden. Der Puffer schließt auch ein zweites Gedächtnis ein. Das zweite Gedächtnis hat einen Eingang und einen Ausgang. Der Eingang des zweiten Gedächtnisses wird zum zweiten Puffereingang verbunden. Der Puffer schließt auch ein erstes Register ein. Das erste Register hat einen Eingang und einen Ausgang. Der Eingang des ersten Registers wird zum ersten Puffereingang, zum zweiten Puffereingang, zum Ausgang des ersten Gedächtnisses und zum Ausgang des zweiten Gedächtnisses verbunden. Der Ausgang des ersten Registers wird zum Pufferausgang verbunden. Der Puffer schließt auch ein zweites Register ein, das zusammengebaut wird, um eine zweite Dateneingabe zu speichern. Das zweite Register hat einen Eingang und einen Ausgang. Der Eingang des zweiten Registers wird zum ersten Puffereingang, zum zweiten Puffereingang, zum Ausgang des ersten Gedächtnisses und zum Ausgang des zweiten Gedächtnisses verbunden. Der Ausgang des zweiten Registers wird zum Eingang des ersten Registers verbunden.

 
Web www.patentalert.com

< Low-power critical error rate communications controller

< Extensible architecture for project-development systems

> Method, apparatus, and article of manufacture for providing automatic recognition and playback of repetitive input device patterns

> Generation of runtime execution traces of applications and associated problem determination

~ 00136