One aspect disclosed herein relates to a method for forming a programmable
logic array. Various embodiments of the method include forming a first
logic plane and a second logic plane, each including a plurality of logic
cells interconnected to implement a logical function. Forming the logic
cells includes forming a horizontal substrate with a source region, a
drain region, and a depletion mode channel region separating the source
and the drain regions, and further includes forming a number of vertical
gates located above different portions of the depletion mode channel
region. At least one vertical gate is separated from the depletion mode
channel region by a first oxide thickness, and at least one of the
vertical gates is separated from the depletion mode channel region by a
second oxide thickness. Other aspects and embodiments are provided herein.
Ein Aspekt, der hierin freigegeben wird, bezieht auf einer Methode für die Formung einer programmierbaren Logikreihe. Verschiedene Verkörperungen der Methode schließen die Formung einer ersten Logikfläche und der zweiten Logikfläche, jede einschließlich eine Mehrzahl der Logikzellen ein, die zusammengeschaltet werden, um eine logische Funktion einzuführen. Die Formung der Logikzellen schließt die Formung eines horizontalen Substrates mit einer Quellregion, einer Abflußregion und einer Abgangsartführung Region, welche die Quelle und die Abflußregionen und schließt ein trennt weiter, die Formung einer Anzahl von den vertikalen Gattern ein, die über unterschiedlichen Teilen der Abgangsart-Führung Region gelegen sind. Mindestens wird ein vertikales Gatter von der Abgangsart-Führung Region durch eine erste Oxidstärke getrennt, und eins mindestens der vertikalen Gatter wird von der Abgangsart-Führung Region durch eine zweite Oxidstärke getrennt. Andere Aspekte und Verkörperungen werden hierin zur Verfügung gestellt.
