A method for processing scalar and vector executions, where vector
executions may be "true" vector operations, CVA, or pseudo-vector
operations, PVA. All three types of executions are processed using one
architecture. In one embodiment, a compiler analyzes code to identify
sections that are vectorizable, and applies either CVA, PVA, or a
combination of the two to process these sections. Register overlay is
provided for storing load address information and data in PVA mode. Within
each CVA and PVA instruction, enable bits describe the data streaming
function of the operation. A temporary memory, TM, accommodates variable
size vectors, and is used in vector operations, similar to a vector
register, to store temporary vectors.
Un método para procesar las ejecuciones del escalar y del vector, donde las ejecuciones del vector pueden ser las operaciones "verdaderas" del vector, CVA, o las operaciones del pseudo-vector, PVA. Los tres tipos de ejecuciones se procesan usando una arquitectura. En una encarnación, un recopilador analiza código para identificar las secciones que son vectorizable, y aplica CVA, PVA, o una combinación de los dos para procesar estas secciones. El recubrimiento del registro se proporciona para almacenar la información y datos de la dirección de la carga en modo de PVA. Dentro de cada instrucción de CVA y de PVA, permita los pedacitos describen la función el fluir de datos de la operación. Una memoria temporal, TM, acomoda vectores variables del tamaño, y se utiliza en las operaciones del vector, similares a un registro del vector, almacenar vectores temporales.
