Junction-isolated depletion mode ferroelectric memory devices

   
   

Depletion-mode ferroelectric transistors are adapted for use as non-volatile memory cells. Various embodiments are described having a diode interposed between the bit line and a source/drain region of the transistor for added margin against read disturb. Various additional embodiments are described having an array architecture such that two memory cells sharing the same bit line also share the same program line. Using this configuration, non-selected cells are readily supplied with gate/source voltages sufficient to maintain the cells in a deactivated state during read and write operations on selected cells.

транзисторы Расход-rejima ferroelectric приспособлены для пользы как слаболетучей ячейкы памяти. Описаны различные воплощения имеющ диод interposed между линией бита и зоной source/drain транзистора для добавленного допустимого предела против прочитано нарушьте. Описаны различные дополнительные воплощения имеющ зодчество блока такие что 2 ячейкы памяти памяти такой же бит выравнивают также долю такая же линия программы. Использующ эту конфигурацию, нон-vybrannye клетки готово поставлены с напряжениями тока gate/source достаточно для поддержания клеток в выключенном положении во время после того как они прочитаны и для писания деятельностей на выбранных клетках.

 
Web www.patentalert.com

< Method of manufacturing a multi-wavelength semiconductor image sensor

< Highly water absorbent sheet

> Stackable construction panel system

> Disposable training pant designed specifically for late stage toilet training

~ 00133