A system and method for hardening an asynchronous combinational logic
circuit against Single Event Upset (SEU) is presented. The asynchronous
combinational logic circuit is located between two asynchronous registers.
A fault detector is used to detect a fault at an output of the
asynchronous combinational logic circuit caused by SEU. If the fault
detector detects a fault, a first asynchronous register is prevented from
clearing stored data and a second asynchronous register is prevented from
loading data from the asynchronous combinational logic circuit until the
fault is cleared. Further, a timer circuit is used to ensure enough time
elapses to allow the asynchronous combinational logic circuit to
reevaluate itself. The asynchronous combinational logic circuit
reevaluates itself by first propagating a NULL wave front to clear the
fault and then propagating the data stored in the first asynchronous
register to its outputs.
Система и метод для твердеть асинхронную цепь combinational логики против одиночной осадки случая (SEU). Асинхронная цепь combinational логики расположена между 2 асинхронными регистрами. Детектор недостатка использован для того чтобы обнаружить недостаток на выходе асинхронной цепи combinational логики причиненной СЕУ. Если детектор недостатка обнаруживает недостаток, то первый асинхронный регистр предотвращен от данных хранят расчисткой, котор и второй асинхронный регистр предотвращен от данных по нагрузки от асинхронной цепи combinational логики до тех пор пока недостаток не быть освободился. Более потом, цепь отметчика времени использована для того чтобы обеспечить достаточные elapses времени для того чтобы позволить асинхронную цепь combinational логики переоченить. Асинхронная цепь combinational логики переоценивает сперва распространять НУЛЕВОЙ фронт волны для того чтобы освободить недостаток и после этого распространять данные, котор хранят в первом асинхронном регистре к своим выходам.
