A phase error estimate value between an actual interpolated sample time and
an ideal interpolated sample time of an analog signal is selected by
circuitry based on a quotient (z.sub.2 -z.sub.0)/(z.sub.3 -z.sub.1), where
z.sub.0, z.sub.1, z.sub.2, and z.sub.3 are four successive synchronous
samples of the analog signal. A sign of the phase error estimate value is
selected by circuitry based on a comparison of predetermined differences
between the four successive synchronous samples. The phase error estimate
value can be adjusted by circuitry when an absolute value of the phase
error estimate value exceeds a predetermined threshold and a closest
sampling phase according to a difference between (z.sub.2 -z.sub.0) and
(z.sub.3 -z.sub.1) differs from a phase predicted by a hysteresis state.
Ein Phasenabweichung Schätzung Wert zwischen einer tatsächlichen interpolierten Beispielzeit und einer idealen interpolierten Beispielzeit eines Analogsignals wird durch den Schaltkreis vorgewählt, der auf einem Quotienten basiert (z.sub.2 - z.sub.0)/(z.sub.3 - z.sub.1), wo z.sub.0, z.sub.1, z.sub.2 und z.sub.3 vier aufeinanderfolgende synchrone Proben des Analogsignals sind. Ein Zeichen des Phasenabweichung Schätzung Wertes wird durch den Schaltkreis vorgewählt, der auf einem Vergleich der vorbestimmten Unterschiede zwischen den vier aufeinanderfolgenden synchronen Proben basiert. Der Phasenabweichung Schätzung Wert kann durch Schaltkreis justiert werden wenn ein Absolutwert des Phasenabweichung Schätzung Wertes übersteigt eine vorbestimmte Schwelle und eine nähste Abtastphase entsprechend einem Unterschied zwischen (z.sub.2 - z.sub.0) und (z.sub.3 - z.sub.1) unterscheidet sich von einer Phase, die durch einen Hysteresiszustand vorausgesagt wird.
