A semiconductor memory device and a failed cell address programming circuit
usable therein. The semiconductor memory device as packaged includes a
memory cell array having a plurality of memory cells accessed by an
internal address, a plurality of redundant memory cells accessed by a
failed cell address of a failed memory cell for repairing a failed memory
cell, a comparator for comparing data output from the memory cells during
testing the semiconductor memory device as packaged and generating a
comparative correspondence signal, a mode setting register for storing an
externally applied failed cell address programming control signal in
response to a mode control signal, an address generating circuit for
generating the internal address by buffering and latching an externally
applied address, a failed cell address programming circuit for latching
the internal address output from the address generating circuit in
response to the failed cell address programming control signal when the
comparative accordance signal indicates that a failed memory cell is
detected and programming the failed cell address which is an address for
accessing the failed memory cell; and a failed cell address decoding
circuit for generating a redundant selection signal when the internal
address output from the address generating circuit and the failed cell
address output from the failed cell address programming correspond.
Um dispositivo de memória do semicondutor e uma pilha falhada dirigem-se ao circuito de programação usable nisso. O dispositivo de memória do semicondutor como empacotado inclui uma disposição de pilha da memória que tem um plurality das pilhas de memória alcançadas por um endereço interno, um plurality das pilhas de memória redundantes alcançadas por um endereço falhado da pilha de uma pilha de memória falhada para reparar uma pilha de memória falhada, um comparador para comparar a saída de dados das pilhas de memória durante testar o dispositivo de memória do semicondutor como empacotado e gerar um sinal comparativo da correspondência, um registo do ajuste da modalidade para armazenar um sinal de controle falhado externamente aplicado da programação do endereço da pilha em resposta a um sinal de controle da modalidade, um endereço que gera o circuito para gerar o endereço interno protegendo e trancando um endereço externamente aplicado, um circuito de programação falhado do endereço da pilha para trancando a saída interna do endereço do endereço que gera o circuito em resposta ao sinal de controle falhado da programação do endereço da pilha quando o sinal comparativo do acordo indicar que uma pilha de memória falhada é detectada e a programação do endereço falhado da pilha que é um endereço para alcançar a pilha de memória falhada; e um circuito de descodificação falhado do endereço da pilha para gerar um sinal redundante da seleção quando a saída interna do endereço do endereço que gera o circuito e a saída falhada do endereço da pilha da programação falhada do endereço da pilha corresponderem.
