A data processor comprising: a bus control circuit adapted to be interfaced
with a synchronous DRAM which can be accessed in synchronism with a clock
signal; a plurality of data processing modules coupled to said bus control
circuit for producing data and addresses for accessing a memory; and a
clock driver for feeding intrinsic operation clocks to said data
processing modules and for feeding the clock signal for accessing said
memory in synchronism with the operations of said data processing modules
to be operated by the operation clock signals, to the outside.
Contenere dell'informatico: un circuito di controllo del bus si è adattato per essere connesso con un DRAM sincrono che può essere raggiunto nel sincronismo con un segnale dell'orologio; una pluralità di moduli dell'elaborazione dei dati accoppiati al circuito di controllo detto del bus per produrre i dati e gli indirizzi per l'accesso a della memoria; e un driver dell'orologio per l'alimentazione degli orologi intrinsechi di funzionamento ai moduli dell'elaborazione dei dati detti e per introdurre il segnale dell'orologio per la memoria detta d'accesso nel sincronismo con i funzionamenti dei moduli dell'elaborazione dei dati detti essere funzionato dai segnali dell'orologio di funzionamento, alla parte esterna.
