Method and system for a timing based logic entry

   
   

A method and system for creating on a computer a timing based representation of an integrated circuit using a graphical editor operating on the computer. The method includes first in creating timing diagrams identifying the elements of the circuit and their time based interconnections. The method further comprises a translation of the timing based diagram editor files into HDL statement. The preferred embodiment is described, it comprises the use of an ASCII editor and a translation program to VHDL statements. A system is also described implementing the steps of the method in a computer. In order to avoid having different tools to translate timing based diagram editor files into HDL statements, a first step translating graphical editor output file into a PostScript file is performed by executing the "print to file" command of the printing driver of the computer. The PostScript file is then translated into a bitmap file using a RIP. The translation is then performed from the bitmap file into the HDL statements. This translation is "universal" as it can be used for any type of initial graphical file containing the timing diagram.

Une méthode et un système pour créer sur un ordinateur une synchronisation ont basé la représentation d'un circuit intégré en utilisant un rédacteur graphique fonctionnant sur l'ordinateur. La méthode inclut d'abord en créant des diagrammes de synchronisation identifiant les éléments du circuit et de leurs interconnexions basées par temps. La méthode autre comporte une traduction des dossiers de rédacteur de diagramme basés par synchronisation dans le rapport de HDL. Le mode de réalisation préféré est décrit, il comporte l'utilisation d'un rédacteur d'ASCII et un programme de traduction aux rapports de VHDL. Un système est également décrit mettant en application les étapes de la méthode dans un ordinateur. Afin d'éviter d'avoir différents outils de traduire la synchronisation a basé des dossiers de rédacteur de diagramme dans des rapports de HDL, un rédacteur graphique de traduction de la première étape que le dossier de rendement dans un dossier de post-scriptum est exécuté en exécutant la "copie pour classer" la commande du conducteur d'impression de l'ordinateur. Le dossier de post-scriptum est alors traduit en dossier à mémoire d'image en utilisant une DÉCHIRURE. La traduction est alors effectuée à partir du dossier à mémoire d'image dans les rapports de HDL. Cette traduction est "universel" car elle peut être employée pour n'importe quel type de dossier graphique initial contenant le diagramme de synchronisation.

 
Web www.patentalert.com

< Framework for multiple-engine based verification tools for integrated circuits

< Computer-based automatic document formatting method

> Relaxed lock protocol

> Method for verifying abstract memory models of shared memory multiprocessors

~ 00130