Fault tolerant memory system utilizing memory arrays with hard error detection

   
   

A fault tolerant memory system and method of operation thereof. The fault tolerant memory system includes a number of memory arrays including at least one spare memory array, wherein each of the memory arrays has an internal error detection circuit. In an advantageous embodiment, the internal error detection circuit includes an inverter, a register coupled to the inverter and a comparator for comparing the contents of the inverter and register. The comparator will generate an error signal to indicate a failed memory array in response to the contents of the inverter and register not being equal. The fault tolerant memory system also includes data correction logic that corrects data stored in a failed memory array and, in an advantageous embodiment, restores "corrupted" data in a failed array by reading the content of a row of cells in the failed memory array and generating a first complement of the content. Next, the first complement is written back to the row of cells, following which, the first complement is again read from the failed memory array and a second complement of the first complement is generated to restore the corrupted data to its original "uncorrupted" form. The fault tolerant memory system further includes a replacement circuit for replacing the failed memory array with a spare array.

Een systeem van het fouten verdraagzame geheugen en een methode van verrichting daarvan. Het systeem van het fouten verdraagzame geheugen omvat een aantal geheugenseries met inbegrip van minstens één extra geheugenserie, waarin elk van de geheugenseries een interne kring van de foutenopsporing heeft. In een voordelige belichaming, omvat de interne kring van de foutenopsporing een omschakelaar, een register die aan de omschakelaar wordt gekoppeld en een comparateur voor het vergelijken van de inhoud van de omschakelaar en het register. De comparateur zal een foutensignaal produceren om op een ontbroken geheugenserie in antwoord op de inhoud van de omschakelaar te wijzen en niet gelijk het zijn te registreren. Het systeem van het fouten verdraagzame geheugen omvat ook de logica van de gegevenscorrectie die gegevens verbetert die in een ontbroken geheugenserie worden opgeslagen en, in een voordelige belichaming, "bedorven" gegevens in een ontbroken serie door de inhoud van een rij van cellen in de ontbroken geheugenserie te lezen en een eerste aanvulling van de inhoud te produceren herstelt. Daarna, wordt de eerste aanvulling geschreven terug naar de rij van cellen, die welke volgen, de eerste aanvulling opnieuw van de ontbroken geheugenserie wordt gelezen en een tweede aanvulling van de eerste aanvulling wordt geproduceerd om de bedorven gegevens aan zijn originele "uncorrupted" vorm te herstellen. Het systeem van het fouten verdraagzame geheugen omvat verder een vervangingskring voor het vervangen van de ontbroken geheugenserie met een extra serie.

 
Web www.patentalert.com

< Soft error detection in high speed microprocessors

< System and method for notifying of changes in web page hyperlinked documents

> Method and apparatus for recovering from failure of a mirrored boot device

> Signal line impedance verification tool

~ 00129